실리콘 인터포저란 — AI 칩과 HBM 사이에 깔린 '다리판', CoWoS가 병목이 된 이유
A silicon interposer is a thin slab of silicon that sits between AI processor dies and high-bandwidth memory stacks on one side and the package substrate on the other, carrying thousands of fine wires between them and vertical through-silicon vias down to the substrate. HBM needs a 1,024-bit interface per stack (2,048 bits for HBM4), far too dense for an ordinary organic substrate, which is why nearly every HBM-based AI accelerator uses an interposer or silicon bridge. TSMC's CoWoS family is built on this idea, and its capacity, not chipmaking, has become the AI supply bottleneck that GlobalFoundries' $2 billion deal of October 8, 2026 addresses.
실리콘 인터포저는 AI 칩(GPU 등)과 고대역폭메모리(HBM)를 한 패키지 안에서 이어 주는 얇은 실리콘 판이다. 칩들은 인터포저 위에 나란히 올라가고, 인터포저 안의 미세 배선이 칩끼리를 수천 가닥으로 잇는다. 아래로는 실리콘을 수직으로 뚫은 관통 전극(TSV)이 기판과 연결한다. HBM은 스택 하나에 데이터 통로가 1,024개(HBM4는 2,048개)라 일반 유기 기판으로는 배선을 감당할 수 없어, HBM을 쓰는 AI 가속기는 거의 모두 인터포저나 실리콘 브리지를 쓴다. TSMC의 첨단 패키징 'CoWoS'가 이 구조이며, 수요가 생산능력을 넘으면서 AI 칩 공급의 병목이 됐다
3줄 요약
- 정의 — 칩 아래 깔린 얇은 실리콘 판. 위로는 칩끼리 미세 배선, 아래로는 TSV로 기판 연결
- 필요한 이유 — HBM 한 스택에 데이터 통로 1,024~2,048개, 일반 기판으로는 못 깐다
- CoWoS — TSMC 패키징의 세 갈래(S·L·R). 수요가 능력을 넘어 AI 칩 출하를 가른다
핵심 질문
- 인터포저란
- **칩과 칩, 칩과 기판 사이를 잇는 중간판이다.** | 층 | 역할 | |---|---| | 맨 위 | GPU·HBM 같은 칩(다이) | | 마이크로 범프 | 칩과 인터포저를 잇는 아주 작은 접점 | | **인터포저** | 칩끼리 미세 배선 + 수직 관통 전극(TSV) | | 기판 | 인터포저를 받쳐 메인보드와 연결 | | 메인보드 | 서버 보드 |
- CoWoS란
- **TSMC의 2.5D 첨단 패키징 이름이다. 칩(Chip)을 웨이퍼(Wafer) 위에, 그것을 다시 기판(Substrate) 위에 올린다는 뜻이다.** | 종류 | 중간판 | 특징 | |---|---|---| | CoWoS-S | 통짜 실리콘 인터포저 | 가장 오래된 방식, 배선이 가장 촘촘 | | CoWoS-L | 유기 재료 + 작은 실리콘 브리지(LSI) | 더 큰 패키지, 최신 대형 AI 칩 | | CoWoS-R | 유기 재배선층(RDL) | 비용이 낮고 배선 밀도는 낮음 |
- 인터포저 브리지 차이
- **인터포저는 칩 전체 아래 깔리는 판, 브리지는 필요한 곳에만 끼우는 작은 조각이다.** | 구분 | 실리콘 인터포저 | 실리콘 브리지 | |---|---|---| | 크기 | 칩 전체를 덮는 큰 판 | 칩 경계 아래 작은 조각 | | 비용 | 높다 | 낮다 | | 크기 한계 | 노광 한 번 면적을 넘기려면 이어 붙여야 함 | 패키지를 키우기 쉽다 | | 예 | CoWoS-S | CoWoS-L, 인텔 EMIB |
실리콘 인터포저는 AI 칩과 고대역폭메모리(HBM)를 한 패키지 안에서 이어 주는 얇은 실리콘 판이다. GPU와 HBM 여러 개가 이 판 위에 나란히 올라가고, 판 안에 새긴 미세 배선이 칩끼리를 수천 가닥으로 잇는다. 평소에는 주목받지 않는 부품이지만, 2026년 10월 8일 미국 글로벌파운드리가 TSMC와 5년·20억 달러 인터포저 계약을 맺으면서 이름이 뉴스에 올랐다(「글로벌파운드리·TSMC 인터포저 20억 달러 계약」). AI 칩이 모자란 이유가 칩을 깎는 공장이 아니라 이 판을 깔고 조립하는 공정에 있기 때문이다.
1. 구조 — 칩 아래, 기판 위에 깔리는 중간층
| 층(위에서 아래로) | 무엇인가 | 하는 일 |
|---|---|---|
| 칩(다이) | GPU, HBM 스택 | 계산하고 데이터를 저장 |
| 마이크로 범프 | 수십 마이크로미터 크기의 납땜 접점 | 칩과 인터포저를 붙임 |
| 인터포저 | 얇은 실리콘 판 | 위: 칩끼리 미세 배선 / 아래: 관통 전극(TSV)으로 수직 연결 |
| 패키지 기판 | 유기 재료 판 | 인터포저를 받치고 서버 보드와 연결 |
인터포저에는 계산하는 트랜지스터가 없다(또는 아주 적다). 하는 일은 배선이다. 그런데 이 배선은 반도체 공장의 노광 장비로 새겨야 할 만큼 가늘다. 그래서 TSMC·글로벌파운드리 같은 파운드리가 만든다. 이번 GF 인터포저에는 칩 가까이서 전력을 고르게 공급하는 딥 트렌치 커패시터(DTC)도 들어간다.
2. 왜 필요한가 — HBM의 통로 수가 기판의 한계를 넘었다
| 비교 | 일반 메모리(DDR5 모듈) | HBM3 스택 | HBM4 스택 |
|---|---|---|---|
| 데이터 통로 폭 | 64비트(채널 2개×32비트) | 1,024비트 | 2,048비트 |
| 칩과의 거리 | 보드 위 수 cm | 같은 패키지 안 수 mm | 같은 패키지 안 수 mm |
| 연결 매체 | 보드 배선 | 인터포저·브리지 | 인터포저·브리지 |
AI 가속기 하나에는 HBM 스택이 여러 개 붙는다. 스택마다 1,024~2,048가닥의 데이터선에 전원·제어선까지 더하면 칩 옆 몇 mm 안에 수만 개의 연결이 몰린다. 일반 유기 기판의 배선 간격으로는 이 밀도를 깔 수 없다. 실리콘 위에 반도체 공정으로 배선을 새겨야 가능하다. 더레지스터는 HBM을 쓰는 칩은 거의 모두 인터포저나 실리콘 브리지에 의존한다고 짚었다. HBM 자체의 구조는 「HBM이란」, 세대 차이는 「HBM4와 HBM3E 차이」에 있다.
3. CoWoS — 세 갈래와 병목
CoWoS는 '칩(Chip)을 웨이퍼(Wafer) 위에, 그것을 기판(Substrate) 위에'의 약자다. 칩을 인터포저 웨이퍼에 먼저 붙이고, 그 덩어리를 기판에 올린다. 칩을 위로 쌓는 3D와 구분해 2.5D 패키징이라 부른다.
| 종류 | 중간판 | 장점 | 한계 |
|---|---|---|---|
| CoWoS-S | 통짜 실리콘 인터포저 | 배선 밀도 최고, 검증된 방식 | 판이 커질수록 비싸고, 노광 한 번 면적을 넘으면 이어 새겨야 함 |
| CoWoS-L | 유기 재료 + 국소 실리콘 브리지(LSI) | 큰 패키지에 유리 — 최신 대형 AI 칩 | 공정이 복잡 |
| CoWoS-R | 유기 재배선층(RDL) | 비용 낮음 | 배선 밀도 낮음 |
병목은 세 군데서 생긴다. ① 인터포저 웨이퍼 자체의 생산 능력, ② 칩을 웨이퍼에 붙이는 조립 능력, ③ 완성품 시험이다. AI 칩 수요가 이 능력을 넘으면서 TSMC는 일부 공정을 앰코·GF 같은 외부 업체에 나눠 맡기고 있다. 칩 한 장의 크기 한계가 왜 여러 칩을 묶는 패키징으로 이어졌는지는 「레티클 한계란」에서 볼 수 있다.
4. 경쟁 기술과 남은 것
| 기술 | 회사 | 방식 |
|---|---|---|
| CoWoS-S·L·R | TSMC | 인터포저·브리지·재배선층 |
| EMIB | 인텔 | 기판 속 작은 실리콘 브리지 |
| 포베로스 | 인텔 | 칩을 위로 쌓는 3D |
| I-Cube·X-Cube | 삼성전자 | 2.5D 인터포저·3D 적층 |
- 유리 기판: 실리콘 대신 유리로 중간판을 만드는 연구가 진행 중이다. 상용화 시점은 확정되지 않았다.
- 미국 생산: GF 맬타 양산은 2028년 상반기, TSMC 애리조나 패키징은 2029년 예정이다. 그 전까지 미국에서 만든 AI 칩도 대부분 대만에서 포장된다.
- 공개되지 않은 숫자: TSMC는 CoWoS 월간 생산능력을 공식 발표하지 않는다. 시장 추정치는 기관마다 크게 다르다.
출처
- TSMC — CoWoS advanced packaging (3DFabric)
- The Register — TSMC taps GlobalFoundries to bolster US silicon interposer production in $2B deal
- Converge Digest — GlobalFoundries signs $2B TSMC deal for CoWoS interposer manufacturing
- JEDEC — High Bandwidth Memory (HBM) DRAM standards
- Verdict — GlobalFoundries and TSMC agree on $2bn US silicon interposer supply deal