2나노 공정이란 — 실제로 2나노인 선은 없다, 그래도 AI 칩이 줄을 서는 이유

'2나노'라는 말에서 2나노미터를 찾으면 안 된다. 칩 안 어디에도 폭 2나노미터인 선은 없다. 공정 이름의 숫자는 1990년대까지는 실제 트랜지스터 치수와 대략 맞았지만, 그 뒤로는 세대가 바뀔 때마다 약 0.7배씩 줄여 붙이는 '세대 번호'가 됐다. 그럼에도 2나노가 중요한 이유는 숫자가 아니라 트랜지스터 모양이 바뀌는 세대이기 때문이다.

마이크로소프트가 2026년 10월 12일 공개한 AI 칩 마이아 300(「마이크로소프트 마이아 300 공개」)은 연산 부분을 TSMC의 2나노급 N2P 공정으로 만든다. AI 칩이 2나노를 찾는 이유와, 그 비싼 공정을 칩의 일부에만 쓰는 이유를 함께 본다.

1. 2나노에서 실제로 바뀌는 것

트랜지스터는 게이트로 채널의 전류를 켜고 끄는 스위치다. 크기가 줄면 '꺼진' 상태에서도 전류가 새는 누설이 커진다. 게이트가 채널을 사방에서 감싸면 스위치를 더 확실히 잠글 수 있어 누설이 줄고, 같은 전력으로 더 빠르게 돌리거나 같은 속도에서 전력을 덜 쓸 수 있다. 나노시트 폭을 조절해 성능 위주·전력 위주로 설계를 고를 수 있다는 것도 장점이다. 메모리에서 트랜지스터를 세워 셀을 줄이려는 움직임(「4F² D램이란」)과 같은 방향 — 트랜지스터를 입체로 바꿔 한계를 넘는 것 — 이다.

2. 누가 언제 만드나

수율(웨이퍼 한 장에서 쓸 수 있는 칩 비율)은 파운드리 경쟁의 핵심이지만, 회사들이 공식 수치를 내지 않아 대부분 업계 추정이다. 삼성전자는 3나노에서 GAA를 TSMC보다 먼저 도입했지만, 대형 고객 확보에서는 TSMC가 앞서 있다는 평가가 많다.

3. AI 칩이 2나노를 찾는 이유 — 그리고 일부에만 쓰는 이유

마이아 300은 연산 칩렛만 N2P로 만들고, 로이터에 따르면 보조 칩은 3나노로 만든다. 이렇게 쪼갠 칩을 다시 이어 붙이는 기술이 패키징이고, 그 핵심 부품은 「실리콘 인터포저란」에서 다뤘다. 빅테크가 자체 AI 칩을 짜는 흐름은 「커스텀 AI 칩(ASIC)이란」에 정리했다.

4. 자주 묻는 질문

5. 남은 것과 확인되지 않은 것

• 수율: TSMC·삼성·인텔 모두 공식 수율을 밝히지 않는다. 숫자는 추정치로만 읽어야 한다.
• 가격: 2나노 웨이퍼 가격은 시장 추정만 있다.
• N2P 일정: '2026년 하반기 양산'이 실제로 지켜졌는지는 TSMC 3분기 실적 발표에서 확인할 수 있다.
• 마이아 300 물량: TSMC와 30만 개 이상 생산을 협의했다는 보도(디인포메이션, 8월)는 회사 확인이 없다.